Последний узел Intel 18A вызывает волны в полупроводниковой промышленности, опередив конкурентов TSMC N2 и узлов SF2 Samsung в классе 2 -летия.
Узел Intel 18A достиг 2,53 балла, превзойдя оценку TSMC N2 2,27 и оценку Samsung SF2 2,19. Это позиционирует Intel как лидер в 2 -м категории производительности. Превосходная производительность Intel 18A объясняется его инновационными функциями, в том числе первым узлом, который включает в себя сеть питания на задней стороне (BSPDN).
BSPDN значительно повышает производительность узла за счет повышения эффективности макета, использования компонентов, сопротивления соединения и производительности мощности ISO. В частности, BSPDN повышает эффективность планировки и использование компонентов на 5-10%, снижает сопротивление соединения и повышает производительность мощности ISO на 4%. Это достигается за счет значительного падения внутренней устойчивости по сравнению с традиционной фронтальной маршрутизацией мощности.
По сравнению со своим предшественником, Intel 3, процесс 18A обеспечивает 15% улучшение производительности на ватт и достигает 30% увеличения плотности транзистора. Эти достижения подчеркивают прогресс Intel в области полупроводниковых технологий, что делает его узлом 18A очень конкурентоспособным.
Узел Intel 18A имеет дизайн Ribbonfet, который вступил в производство риска. Согласно Intel, эта стадия включает в себя производство тестирования напряжений, прежде чем увеличивать масштаб до большого объема во второй половине 2025 года. Это указывает на то, что вскоре после этого следует производство с большим объемом, отмечая значительную веху для узла.
Узел 18A также демонстрирует значительные улучшения в масштабировании SRAM. Клетки высокопроизводительных SRAM сократились до 0,023 мкм², а клетки высокой плотности до 0,021 мкм², демонстрируя существенные улучшения масштабирования. Эти достижения отражают коэффициенты масштабирования 0,77 и 0,88 соответственно и оспаривают предыдущие предположения о том, что масштабирование SRAM приобретало плато.
Инновационный подход Powervia Intel «Around Array» еще больше расширяет возможности узла. Перемещая мощные вайи в схемы ввода-вывода, управление и декодеры, этот подход освобождает область битовых клеток от лобных источников питания, что приводит к плотности макрота 38,1 Мбит/мм². Это позиционирует Intel, чтобы конкурировать с N2 Node TSMC с точки зрения плотности.
Узел 18A должен быть представлен в процессорах Panther Lake, которые предназначены для тестирования в конце 2025 года и поставок в начале 2026 года. Это предстоящее развертывание подчеркивает готовность узла для интеграции в процессоры Intel следующего поколения, обещая повышенная производительность и эффективность для будущих вычислительных приложений.
