Исследователи из imec представили гибридную архитектуру памяти NAND-DRAM, основанную на технологии устройств с зарядовой связью (CCD), разработку, направленную на повышение скорости памяти и экономической эффективности. Эта инновационная архитектура 3D CCD устраняет узкое место «стены памяти» в вычислениях с искусственным интеллектом, когда процессоры, такие как графические процессоры, испытывают задержки при ожидании данных из-за недостаточной пропускной способности памяти.
Конструкция сочетает в себе скорость и возможность перезаписи DRAM с плотностью NAND, отличая ее от традиционных плоских ячеек памяти за счет вертикального расположения ячеек памяти. Этот подход имитирует архитектуру 3D NAND и предлагает потенциальные преимущества, включая снижение утечек и повышение экономической эффективности благодаря более высокой плотности ячеек памяти.
Технология CCD, традиционно используемая в цифровых камерах, была адаптирована для улучшения систем памяти. В прототипе imec вместо кремния используется оксид индия-галлия-цинка (IGZO), что обещает такие преимущества, как лучшее сохранение данных и более низкое энергопотребление. Прототип достиг скорости передачи заряда, превышающей 4 МГц, хотя в настоящее время он включает ограниченное количество слоев.
Imec прогнозирует, что архитектура 3D CCD может масштабироваться аналогично NAND, при этом коммерчески доступные чипы теперь превышают 200 слоев. Архитектура спроектирована для доступа к данным на уровне блоков, оптимизируя производительность для современных рабочих нагрузок искусственного интеллекта по сравнению с DRAM с байтовой адресацией. «В отличие от DRAM с байтовой адресацией, наше 3D CCD-устройство предназначено для обеспечения доступа к данным на уровне блоков, что лучше подходит для современных рабочих нагрузок искусственного интеллекта», — сказал Маартен Росмеулен, директор программы по запоминающим устройствам.
В планах на будущее эта архитектура позиционируется как устройство CXL Type-3, обеспечивающее связь между графическими процессорами, центральными процессорами и ускорителями в соответствии с отраслевыми стандартами. Необходимо решить несколько задач, включая управление температурным режимом, масштабируемость слоев и интеграцию прототипа в реальные условия. Однако в случае успеха эта архитектура памяти может значительно снизить затраты, связанные с DRAM в инфраструктурах искусственного интеллекта.
Продолжающиеся исследования Imec могут привести к созданию новой категории архитектур памяти, которые превосходят существующие конструкции, что указывает на многообещающее будущее для развития технологий памяти.
<час />
